您當前的位置:業界 >  >> 
Vivado DRC(設計規則檢查)概述

時間:2022-11-27 06:07:46    來源:電子工程網


(資料圖)


通過本視頻了解Vivado 2013.3中的DRC(設計規則檢查),以及如何在設計約束中檢查問題;如何識別出性能瓶頸以及“methodology_checks" 和 "timing_checks"兩個命令的使用方法。

關鍵詞: 使用方法 性能瓶頸 設計約束 如何識別

X 關閉

X 關閉