(資料圖片僅供參考)

這個培訓將會深度介紹適于Xililnx 可編程門陣列的HDL代碼風格, 產生和驗證時序約束的正確方法, 和如何利用分析和布局規劃工具分配時鐘和管腳,產生物理約束以達到最大設計性能. 對于初次從事FPGA設計或使用Vivado軟件的工程師, 我們推薦觀看這個錄像。

關鍵詞： 的工程師 設計方法 設計性能