(資料圖片僅供參考)

這個(gè)培訓(xùn)將會(huì)深度介紹適于Xililnx 可編程門陣列的HDL代碼風(fēng)格, 產(chǎn)生和驗(yàn)證時(shí)序約束的正確方法, 和如何利用分析和布局規(guī)劃工具分配時(shí)鐘和管腳,產(chǎn)生物理約束以達(dá)到最大設(shè)計(jì)性能. 對(duì)于初次從事FPGA設(shè)計(jì)或使用Vivado軟件的工程師, 我們推薦觀看這個(gè)錄像。

關(guān)鍵詞： 的工程師 設(shè)計(jì)方法 設(shè)計(jì)性能