(資料圖片僅供參考)

視頻簡介：在考慮為您的 FPGA 設計實現時序收斂之前，必須首先設置時序約束。不過，確定約束的正確性相當具有挑戰性。在本期的 Chalk Talk 教學中，Amelia Dalton 與 Xilinx 的Ron Plyler 探討一些用來設置和驗證時序約束的功能強大的最新方法，幫您利用 Xilinx 的 Vivado 設計套件實現時序收斂。

關鍵詞： 視頻教程 時序分析